PCI-SIG ऑर्गनायझेशनने PCIe 6.0 स्पेसिफिकेशन मानक v1.0 चे अधिकृत प्रकाशन घोषित केले आहे, पूर्ण झाल्याचे घोषित केले आहे.
कन्व्हेन्शन सुरू ठेवून, बँडविड्थ गती दुप्पट होत राहते, x16 वर 128GB/s(एकदिशात्मक) पर्यंत, आणि PCIe तंत्रज्ञान पूर्ण-डुप्लेक्स द्विदिशात्मक डेटा प्रवाहास अनुमती देते, एकूण द्वि-मार्ग थ्रूपुट 256GB/s आहे.योजनेनुसार, मानक प्रकाशित झाल्यानंतर 12 ते 18 महिन्यांनंतर व्यावसायिक उदाहरणे असतील, जे सुमारे 2023 आहे, ते प्रथम सर्व्हर प्लॅटफॉर्मवर असावे.PCIe 6.0 वर्षाच्या अखेरीस 256GB/s च्या बँडविड्थसह लवकरात लवकर येईल
तंत्रज्ञानाकडेच, PCIe 6.0 हा PCIe च्या जवळपास 20 वर्षांच्या इतिहासातील सर्वात मोठा बदल मानला जातो.स्पष्टपणे सांगायचे तर, PCIe 4.0/5.0 हे 3.0 चे किरकोळ बदल आहे, जसे की NRZ (नॉन-रिटर्न-टू-झिरो) वर आधारित 128b/130b एन्कोडिंग.
PCIe 6.0 ने PAM4 पल्स AM सिग्नलिंग, 1B-1B कोडिंगवर स्विच केले, एक सिंगल सिग्नल चार एन्कोडिंग (00/01/10/11) स्थिती असू शकतो, मागील पेक्षा दुप्पट, 30GHz फ्रिक्वेन्सी पर्यंत परवानगी देतो.तथापि, PAM4 सिग्नल NRZ पेक्षा अधिक नाजूक असल्यामुळे, लिंकमधील सिग्नल त्रुटी सुधारण्यासाठी आणि डेटा अखंडता सुनिश्चित करण्यासाठी ते FEC फॉरवर्ड एरर सुधारणा यंत्रणा सज्ज आहे.
PAM4 आणि FEC व्यतिरिक्त, PCIe 6.0 मधील शेवटचे प्रमुख तंत्रज्ञान तार्किक स्तरावर FLIT (फ्लो कंट्रोल युनिट) एन्कोडिंगचा वापर आहे.खरं तर, PAM4, FLIT हे नवीन तंत्रज्ञान नाही, 200G+ मध्ये अल्ट्रा-हाय-स्पीड इथरनेट बर्याच काळापासून लागू केले गेले आहे, जे PAM4 मोठ्या प्रमाणावर जाहिरात करण्यात अयशस्वी ठरले याचे कारण म्हणजे भौतिक स्तराची किंमत खूप जास्त आहे.
याव्यतिरिक्त, PCIe 6.0 बॅकवर्ड सुसंगत राहते.
PCIe 6.0 ने परंपरेनुसार I/O बँडविड्थ 64GT/s पर्यंत दुप्पट करणे सुरू ठेवले आहे, जे 8GB/s च्या वास्तविक PCIe 6.0X1 युनिडायरेक्शनल बँडविड्थ, 128GB/s च्या PCIe 6.0×16 युनिडायरेक्शनल बँडविड्थ आणि pcie×6.0×. 16 द्विदिशात्मक बँडविड्थ 256GB/s.PCIe 4.0 x4 SSDS, जे आज मोठ्या प्रमाणावर वापरले जाते, ते करण्यासाठी फक्त PCIe 6.0 x1 आवश्यक असेल.
PCIe 6.0 PCIe 3.0 च्या युगात सादर केलेले 128b/130b एन्कोडिंग सुरू ठेवेल.मूळ CRC व्यतिरिक्त, हे लक्षात घेणे मनोरंजक आहे की नवीन चॅनेल प्रोटोकॉल PCIe 5.0 NRZ च्या जागी इथरनेट आणि GDDR6x मध्ये वापरल्या जाणाऱ्या PAM-4 एन्कोडिंगला देखील समर्थन देतो.वाढत्या बँडविड्थला व्यवहार्य आणि विश्वासार्ह बनवण्यासाठी एकाच चॅनेलमध्ये एकाच वेळी अधिक डेटा पॅक केला जाऊ शकतो, तसेच फॉरवर्ड एरर करेक्शन (FEC) म्हणून ओळखल्या जाणाऱ्या लो-लेटेंसी डेटा एरर सुधारणा यंत्रणा.
बरेच लोक प्रश्न विचारू शकतात, PCIe 3.0 बँडविड्थ बऱ्याचदा वापरली जात नाही, PCIe 6.0 चा काय उपयोग आहे?कृत्रिम बुद्धिमत्तेसह डेटा-हंग्री ऍप्लिकेशन्सच्या वाढीमुळे, वेगवान ट्रान्समिशन दरांसह IO चॅनेल व्यावसायिक बाजारपेठेत ग्राहकांची मागणी वाढत आहेत आणि PCIe 6.0 तंत्रज्ञानाची उच्च बँडविड्थ उच्च IO आवश्यक असलेल्या उत्पादनांची कार्यक्षमता पूर्णपणे अनलॉक करू शकते. प्रवेगक, मशीन लर्निंग आणि HPC अनुप्रयोगांसह बँडविड्थ.PCI-SIG ला देखील वाढत्या ऑटोमोटिव्ह उद्योगाचा फायदा होण्याची आशा आहे, जे सेमीकंडक्टरसाठी हॉट स्पॉट आहे आणि PCI-विशेष स्वारस्य गटाने ऑटोमोटिव्हमध्ये PCIe तंत्रज्ञानाचा अवलंब कसा वाढवता येईल यावर लक्ष केंद्रित करण्यासाठी नवीन PCIe तंत्रज्ञान कार्य गट तयार केला आहे. उद्योग, इकोसिस्टमची बँडविड्थची वाढलेली मागणी स्पष्ट आहे.तथापि, मायक्रोप्रोसेसर, GPU, IO डिव्हाइस आणि डेटा स्टोरेज डेटा चॅनेलशी कनेक्ट केले जाऊ शकते, पीसी PCIe 6.0 इंटरफेसचा समर्थन मिळविण्यासाठी, मदरबोर्ड उत्पादकांना उच्च-गती सिग्नल हाताळू शकणारी केबल व्यवस्था करण्यासाठी अतिरिक्त काळजी घेणे आवश्यक आहे, आणि चिपसेट उत्पादकांनी देखील संबंधित तयारी करणे आवश्यक आहे.डिव्हाइसेसमध्ये PCIe 6.0 समर्थन कधी जोडले जाईल हे सांगण्यास इंटेलच्या प्रवक्त्याने नकार दिला, परंतु ग्राहक अल्डर लेक आणि सर्व्हर साइड सॅफायर रॅपिड्स आणि पॉन्टे वेचिओ PCIe 5.0 ला समर्थन देतील याची पुष्टी केली.NVIDIA ने PCIe 6.0 कधी सादर केले जाईल हे सांगण्यास नकार दिला.तथापि, डेटा केंद्रांसाठी BlueField-3 Dpus आधीपासूनच PCIe 5.0 चे समर्थन करते;PCIe Spec फक्त फंक्शन्स, परफॉर्मन्स आणि पॅरामीटर्स निर्दिष्ट करते ज्यांना फिजिकल लेयरवर लागू करणे आवश्यक आहे, परंतु ते कसे अंमलात आणायचे ते निर्दिष्ट करत नाही.दुसऱ्या शब्दांत, उत्पादक कार्यक्षमता सुनिश्चित करण्यासाठी त्यांच्या स्वत: च्या गरजा आणि वास्तविक परिस्थितीनुसार PCIe ची भौतिक स्तर रचना करू शकतात!केबल उत्पादक अधिक जागा खेळू शकतात!
पोस्ट वेळ: जुलै-04-2023