PCIe 5.0 स्पेसिफिकेशनचा परिचय

• PCIe 5.0 स्पेसिफिकेशनचा परिचय

PCIe 4.0 स्पेसिफिकेशन २०१७ मध्ये पूर्ण झाले, परंतु AMD च्या 7nm Rydragon 3000 मालिकेपर्यंत ते ग्राहक प्लॅटफॉर्मद्वारे समर्थित नव्हते आणि पूर्वी फक्त सुपरकॉम्प्युटिंग, एंटरप्राइझ-क्लास हाय-स्पीड स्टोरेज आणि नेटवर्क डिव्हाइसेस सारख्या उत्पादनांमध्ये PCIe 4.0 तंत्रज्ञान वापरले जात होते. जरी PCIe 4.0 तंत्रज्ञान अद्याप मोठ्या प्रमाणात लागू केले गेले नसले तरी, PCI-SIG संस्था बर्याच काळापासून वेगवान PCIe 5.0 विकसित करत आहे, सिग्नल दर सध्याच्या 16GT/s वरून 32GT/s पर्यंत दुप्पट झाला आहे, बँडविड्थ 128GB/s पर्यंत पोहोचू शकते आणि आवृत्ती 0.9/1.0 स्पेसिफिकेशन पूर्ण झाले आहे. PCIe 6.0 मानक मजकूराची v0.7 आवृत्ती सदस्यांना पाठवण्यात आली आहे आणि मानकाचा विकास मार्गावर आहे. PCIe 6.0 चा पिन रेट 64 GT/s पर्यंत वाढवण्यात आला आहे, जो PCIe 3.0 च्या 8 पट आहे आणि x16 चॅनेलमधील बँडविड्थ 256GB/s पेक्षा जास्त असू शकते. दुसऱ्या शब्दांत, PCIe 3.0 x8 च्या सध्याच्या गतीसाठी फक्त एक PCIe 6.0 चॅनेल आवश्यक आहे. v0.7 च्या बाबतीत, PCIe 6.0 ने मूळतः घोषित केलेल्या बहुतेक वैशिष्ट्यांचा अनुभव घेतला आहे, परंतु वीज वापर अजूनही सुधारत आहे.d, आणि मानकाने नवीन L0p पॉवर कॉन्फिगरेशन गियर सादर केले आहे. अर्थात, २०२१ मध्ये घोषणेनंतर, PCIe 6.0 लवकरात लवकर २०२३ किंवा २०२४ मध्ये व्यावसायिकरित्या उपलब्ध होऊ शकते. उदाहरणार्थ, PCIe 5.0 ला २०१९ मध्ये मान्यता देण्यात आली होती आणि आताच अर्ज करण्याची प्रकरणे आहेत.

मागील मानक वैशिष्ट्यांच्या तुलनेत, PCIe 4.0 वैशिष्ट्ये तुलनेने उशिरा आली. PCIe 3.0 वैशिष्ट्ये PCIe 4.0 सादर केल्यानंतर 7 वर्षांनी 2010 मध्ये सादर करण्यात आली होती, त्यामुळे PCIe 4.0 वैशिष्ट्यांचे आयुष्य कमी असू शकते. विशेषतः, काही विक्रेत्यांनी PCIe 5.0 PHY भौतिक स्तर उपकरणे डिझाइन करण्यास सुरुवात केली आहे.

PCI-SIG संस्थेला अपेक्षा आहे की दोन्ही मानके काही काळ एकत्र राहतील आणि PCIe 5.0 प्रामुख्याने उच्च-कार्यक्षमता असलेल्या उपकरणांसाठी वापरले जाते ज्यांच्याकडे उच्च थ्रूपुट आवश्यकता आहेत, जसे की AI साठी Gpus, नेटवर्क डिव्हाइसेस आणि असेच बरेच काही, याचा अर्थ PCIe 5.0 डेटा सेंटर, नेटवर्क आणि HPC वातावरणात दिसण्याची शक्यता जास्त आहे. डेस्कटॉप सारख्या कमी बँडविड्थ आवश्यकता असलेल्या उपकरणांसाठी PCIe 4.0 वापरू शकतात.

PCIe 5.0 साठी, सिग्नल रेट PCIe 4.0 च्या 16GT/s वरून 32GT/s पर्यंत वाढवण्यात आला आहे, जो अजूनही 128/130 एन्कोडिंग वापरतो आणि x16 बँडविड्थ 64GB/s वरून 128GB/s पर्यंत वाढवण्यात आला आहे.

बँडविड्थ दुप्पट करण्याव्यतिरिक्त, PCIe 5.0 इतर बदल आणते, सिग्नल अखंडता सुधारण्यासाठी इलेक्ट्रिकल डिझाइनमध्ये बदल, PCIe सह बॅकवर्ड कंपॅटिबिलिटी आणि बरेच काही. याव्यतिरिक्त, PCIe 5.0 ची रचना नवीन मानकांसह केली गेली आहे जी लांब अंतरावर विलंब आणि सिग्नल अ‍ॅटेन्युएशन कमी करते.

PCI-SIG संस्थेला या वर्षीच्या पहिल्या तिमाहीत स्पेसिफिकेशनची १.० आवृत्ती पूर्ण करण्याची अपेक्षा आहे, परंतु ते मानके विकसित करू शकतात, परंतु टर्मिनल डिव्हाइस बाजारात कधी सादर केले जाईल हे ते नियंत्रित करू शकत नाहीत आणि अशी अपेक्षा आहे की या वर्षी पहिले PCIe 5.0 डिव्हाइसेस डेब्यू होतील आणि २०२० मध्ये अधिक उत्पादने दिसतील. तथापि, उच्च गतीची गरज असल्याने मानक संस्थेने PCI एक्सप्रेसची पुढील पिढी परिभाषित करण्यास प्रवृत्त केले. PCIe 5.0 चे ध्येय कमीत कमी वेळेत मानकाचा वेग वाढवणे आहे. म्हणून, PCIe 5.0 इतर कोणत्याही महत्त्वपूर्ण नवीन वैशिष्ट्यांशिवाय PCIe 4.0 मानकापर्यंत गती वाढवण्यासाठी डिझाइन केले आहे.

उदाहरणार्थ, PCIe 5.0 PAM 4 सिग्नलना समर्थन देत नाही आणि त्यात फक्त PCIe मानकाला कमीत कमी वेळेत 32 GT/s समर्थन देण्यासाठी आवश्यक असलेली नवीन वैशिष्ट्ये समाविष्ट आहेत.

हार्डवेअर आव्हाने

पीसीआय एक्सप्रेस ५.० ला समर्थन देणारे उत्पादन तयार करण्यातील प्रमुख आव्हान चॅनेल लांबीशी संबंधित असेल. सिग्नल रेट जितका वेगवान असेल तितका पीसी बोर्डद्वारे प्रसारित होणाऱ्या सिग्नलची वाहक वारंवारता जास्त असेल. दोन प्रकारचे भौतिक नुकसान अभियंते पीसीआय सिग्नल किती प्रमाणात प्रसारित करू शकतात हे मर्यादित करतात:

· १. चॅनेलचे क्षीणन

· २. पिन, कनेक्टर, थ्रू-होल आणि इतर संरचनांमध्ये प्रतिबाधा विसंगतीमुळे चॅनेलमध्ये होणारे परावर्तन.

PCIe 5.0 स्पेसिफिकेशनमध्ये 16 GHz वर -36dB अ‍ॅटेन्युएशन असलेले चॅनेल वापरले जातात. 16 GHz फ्रिक्वेन्सी 32 GT/s डिजिटल सिग्नलसाठी Nyquist फ्रिक्वेन्सी दर्शवते. उदाहरणार्थ, जेव्हा PCIe5.0 सिग्नल सुरू होतो, तेव्हा त्यात 800 mV चा सामान्य पीक-टू-पीक व्होल्टेज असू शकतो. तथापि, शिफारस केलेल्या -36dB चॅनेलमधून गेल्यानंतर, ओपन आयशी असलेले कोणतेही साम्य नष्ट होते. केवळ ट्रान्समीटर आधारित इक्वलायझेशन (डी-एक्सेंट्युएटिंग) आणि रिसीव्हर इक्वलायझेशन (CTLE आणि DFE चे संयोजन) लागू करून PCIe5.0 सिग्नल सिस्टम चॅनेलमधून जाऊ शकतो आणि रिसीव्हरद्वारे अचूकपणे अर्थ लावला जाऊ शकतो. PCIe 5.0 सिग्नलची किमान अपेक्षित डोळ्याची उंची 10mV (इक्वलायझेशननंतर) आहे. जवळजवळ परिपूर्ण लो-जिटर ट्रान्समीटरसह देखील, चॅनेलचे महत्त्वपूर्ण अ‍ॅटेन्युएशन सिग्नल अॅम्प्लिट्यूडला इतक्या बिंदूपर्यंत कमी करते जिथे परावर्तन आणि क्रॉसटॉकमुळे होणारे इतर कोणत्याही प्रकारचे सिग्नल नुकसान डोळा पुनर्संचयित करण्यासाठी बंद केले जाऊ शकते.