PCIe 5.0 वैशिष्ट्यांचा परिचय

• PCIe 5.0 वैशिष्ट्यांचा परिचय

PCIe 4.0 तपशील 2017 मध्ये पूर्ण झाले, परंतु AMD च्या 7nm Rydragon 3000 मालिकेपर्यंत ते ग्राहक प्लॅटफॉर्मद्वारे समर्थित नव्हते आणि पूर्वी केवळ सुपरकॉम्प्युटिंग, एंटरप्राइझ-क्लास हाय-स्पीड स्टोरेज आणि नेटवर्क डिव्हाइसेसने PCIe 4.0 तंत्रज्ञान वापरले होते.PCIe 4.0 तंत्रज्ञान अद्याप मोठ्या प्रमाणावर लागू केले गेले नसले तरी, PCI-SIG संस्था बर्याच काळापासून वेगवान PCIe 5.0 विकसित करत आहे, सिग्नलचा दर सध्याच्या 16GT/s वरून 32GT/s पर्यंत दुप्पट झाला आहे, बँडविड्थ 128GB/ पर्यंत पोहोचू शकते. s, आणि आवृत्ती 0.9/1.0 तपशील पूर्ण झाले आहेत.PCIe 6.0 मानक मजकूराची v0.7 आवृत्ती सदस्यांना पाठविली गेली आहे आणि मानकाचा विकास मार्गावर आहे.PCIe 6.0 चा पिन रेट 64 GT/s पर्यंत वाढवला गेला आहे, जो PCIe 3.0 च्या 8 पट आहे आणि x16 चॅनेलमधील बँडविड्थ 256GB/s पेक्षा मोठी असू शकते.दुसऱ्या शब्दांत, PCIe 3.0 x8 च्या वर्तमान गतीला साध्य करण्यासाठी फक्त एक PCIe 6.0 चॅनेल आवश्यक आहे.जोपर्यंत v0.7 चा संबंध आहे, PCIe 6.0 ने मूळत: घोषित केलेली बहुतेक वैशिष्ट्ये साध्य केली आहेत, परंतु उर्जा वापर अजून सुधारत आहेd, आणि मानकाने नवीन L0p पॉवर कॉन्फिगरेशन गियर सादर केले आहे.अर्थात, 2021 मध्ये घोषणा झाल्यानंतर, PCIe 6.0 लवकरात लवकर 2023 किंवा 2024 मध्ये व्यावसायिकरित्या उपलब्ध होऊ शकते.उदाहरणार्थ, PCIe 5.0 ला 2019 मध्ये मान्यता देण्यात आली होती आणि आता फक्त अर्जाची प्रकरणे आहेत

मागील मानक वैशिष्ट्यांच्या तुलनेत, PCIe 4.0 तपशील तुलनेने उशीरा आले.PCIe 3.0 तपशील 2010 मध्ये सादर केले गेले, PCIe 4.0 च्या परिचयानंतर 7 वर्षांनी, त्यामुळे PCIe 4.0 वैशिष्ट्यांचे आयुष्य कमी असू शकते.विशेषतः, काही विक्रेत्यांनी PCIe 5.0 PHY भौतिक स्तर उपकरणे डिझाइन करण्यास सुरुवात केली आहे.

PCI-SIG संस्थेची अपेक्षा आहे की दोन मानके काही काळ एकत्र राहतील आणि PCIe 5.0 मुख्यत्वे उच्च थ्रूपुट आवश्यकतांसह उच्च-कार्यक्षमता असलेल्या उपकरणांसाठी वापरले जाते, जसे की AI साठी Gpus, नेटवर्क उपकरणे आणि याप्रमाणे, याचा अर्थ PCIe 5.0 आहे. डेटा सेंटर, नेटवर्क आणि HPC वातावरणात दिसण्याची अधिक शक्यता असते.कमी बँडविड्थ आवश्यकता असलेली उपकरणे, जसे की डेस्कटॉप, PCIe 4.0 वापरू शकतात.

PCIe 5.0 साठी, सिग्नलचा दर PCIe 4.0′s 16GT/s वरून 32GT/s पर्यंत वाढवण्यात आला आहे, तरीही 128/130 एन्कोडिंग वापरत आहे, आणि x16 बँडविड्थ 64GB/s वरून 128GB/s पर्यंत वाढवण्यात आली आहे.

बँडविड्थ दुप्पट करण्याव्यतिरिक्त, PCIe 5.0 इतर बदल आणते, सिग्नल अखंडता सुधारण्यासाठी इलेक्ट्रिकल डिझाइन बदलणे, PCIe सह बॅकवर्ड सुसंगतता आणि बरेच काही.याव्यतिरिक्त, PCIe 5.0 नवीन मानकांसह डिझाइन केले गेले आहे जे लांब अंतरावरील विलंब आणि सिग्नल क्षीणन कमी करते.

PCI-SIG संस्थेने या वर्षी Q1 मध्ये स्पेसिफिकेशनची 1.0 आवृत्ती पूर्ण करण्याची अपेक्षा केली आहे, परंतु ते मानके विकसित करू शकतात, परंतु टर्मिनल डिव्हाइस बाजारात आणल्यावर ते नियंत्रित करू शकत नाहीत आणि हे अपेक्षित आहे की प्रथम PCIe 5.0 डिव्हाइसेस या वर्षी पदार्पण करतील आणि 2020 मध्ये आणखी उत्पादने दिसून येतील. तथापि, उच्च गतीच्या गरजेने मानक संस्थेला PCI एक्सप्रेसची पुढील पिढी परिभाषित करण्यास प्रवृत्त केले.PCIe 5.0 चे लक्ष्य कमीत कमी वेळेत स्टँडर्डचा वेग वाढवणे हे आहे.म्हणून, PCIe 5.0 हे इतर कोणत्याही महत्त्वपूर्ण नवीन वैशिष्ट्यांशिवाय PCIe 4.0 मानकापर्यंत वेग वाढवण्यासाठी डिझाइन केले आहे.

उदाहरणार्थ, PCIe 5.0 PAM 4 सिग्नलला सपोर्ट करत नाही आणि फक्त PCIe स्टँडर्डला 32 GT/s ला कमीत कमी वेळेत सपोर्ट करण्यासाठी आवश्यक असलेल्या नवीन वैशिष्ट्यांचा समावेश करते.

हार्डवेअर आव्हाने

PCI एक्सप्रेस 5.0 ला समर्थन देण्यासाठी उत्पादन तयार करण्याचे मोठे आव्हान चॅनेलच्या लांबीशी संबंधित असेल.सिग्नलचा वेग जितका वेगवान असेल, पीसी बोर्डद्वारे प्रसारित होणारी सिग्नलची वाहक वारंवारता जितकी जास्त असेल.दोन प्रकारचे भौतिक नुकसान अभियंते PCIe सिग्नल प्रसारित करू शकतात त्या मर्यादेपर्यंत मर्यादित करतात:

· 1. वाहिनीचे क्षीणीकरण

· 2. पिन, कनेक्टर, थ्रू-होल आणि इतर स्ट्रक्चर्समधील प्रतिबाधा खंडित झाल्यामुळे चॅनेलमध्ये उद्भवणारे प्रतिबिंब.

PCIe 5.0 स्पेसिफिकेशन 16 GHz वर -36dB ॲटेन्युएशनसह चॅनेल वापरते.16 GHz वारंवारता 32 GT/s डिजिटल सिग्नलसाठी Nyquist वारंवारता दर्शवते.उदाहरणार्थ, जेव्हा PCIe5.0 सिग्नल सुरू होतो, तेव्हा त्यात 800 mV चा ठराविक पीक-टू-पीक व्होल्टेज असू शकतो.तथापि, शिफारस केलेल्या -36dB चॅनेलमधून उत्तीर्ण झाल्यानंतर, उघड्या डोळ्याचे कोणतेही साम्य गमावले जाते.केवळ ट्रान्समीटर आधारित समानीकरण (डी-ॲक्सेंट्युएटिंग) आणि रिसीव्हर समानीकरण (CTLE आणि DFE चे संयोजन) लागू करून PCIe5.0 सिग्नल सिस्टम चॅनेलमधून जाऊ शकतो आणि प्राप्तकर्त्याद्वारे अचूकपणे अर्थ लावला जाऊ शकतो.PCIe 5.0 सिग्नलची किमान अपेक्षित डोळ्याची उंची 10mV (समीकरणोत्तर) आहे.अगदी जवळच्या-परिपूर्ण लो-जिटर ट्रान्समीटरसह, चॅनेलचे लक्षणीय क्षीणन सिग्नलचे मोठेपणा कमी करते जेथे प्रतिबिंब आणि क्रॉसस्टॉकमुळे होणारे इतर कोणत्याही प्रकारचे सिग्नलचे नुकसान डोळा पुनर्संचयित करण्यासाठी बंद केले जाऊ शकते.